IT Lab艾鍗學院技術Blog

2017年10月3日星期二

[python] numpy meshgrid

numpy

numpy
import numpy as np
import matplotlib.pyplot as plt

#plt.axis([0, 6, 0, 20])

xvalues = np.array([1,2,3,4]);
yvalues = np.array([5,6,7]);
xx, yy = np.meshgrid(xvalues, yvalues)
print(xx)
print(yy)
plt.plot(xx, yy, marker='.', color='k', linestyle='none')
plt.show()

[[1 2 3 4]
 [1 2 3 4]
 [1 2 3 4]]
[[5 5 5 5]
 [6 6 6 6]
 [7 7 7 7]]

2017年10月2日星期一

RDBMS-ACID

ACID，是指資料庫管理系統（DBMS）在寫入或更新資料的過程中，為保證資料交易 transaction是正確可靠的，所必須具備的四個特性：原子性（atomicity，或稱不可分割性）、一致性（consistency）、隔離性（isolation，又稱獨立性）、持久性（durability）。

在資料庫系統中，一個資料交易是指：由一系列資料庫操作組成的一個完整的邏輯過程。例如銀行轉帳，從原帳戶扣除金額，以及向目標帳戶添加金額，這兩個資料庫操作的總和，構成一個完整的邏輯過程，不可拆分。這個過程被稱為一個事務，具有ACID特性。ACID的概念在ISO/IEC 10026-1:1992文件的第四段內有所說明。

原子性：一個transaction中的所有操作，要麼全部完成，要麼全部不完成，不會結束在中間某個環節。事務在執行過程中發生錯誤，會被回滾（Rollback）到事務開始前的狀態，就像這個事務從來沒有執行過一樣。
一致性：在transaction開始之前和事務結束以後，資料庫的完整性沒有被破壞。這表示寫入的資料必須完全符合所有的預設規則，這包含資料的精確度、串聯性以及後續資料庫可以自發性地完成預定的工作。
隔離性：資料庫允許多個transaction同時對其數據進行讀寫和修改的能力，隔離性可以防止多個transaction 同時執行時而導致數據的不一致。
持久性：transaction處理結束後，對數據的修改就是永久的，即便系統故障也不會丟失。

RDBMS (Relational DBMS ) 的SQL

1.)資料定義語言（Data Definition Language，DDL）是SQL語言集中負責資料結構定義與資料庫物件定義的語言，由CREATE、ALTER與DROP組成

2.)資料查詢語言（Data Query Language, DQL）是SQL語言中，負責進行資料查詢而不會對資料本身進行修改的語句，這是最基本的SQL語句。

3.)資料操作語言（Data Manipulation Language, DML）是SQL語言中，負責對資料庫物件執行資料存取工作的指令集，以INSERT、UPDATE、DELETE三種指令為核心，分別代表插入、更新與刪除，是開發以資料為中心的應用程式必定會使用到的指令，因此有很多開發人員都把加上SQL的SELECT語句的四大指令以「CRUD」來稱呼。

4.) 資料控制語言 (Data Control Language,DCL) 在SQL語言中，是一種可對資料存取權進行控制的指令，它可以控制特定使用者帳戶對資料表、檢視表、預存程式、使用者自訂函式等資料庫物件的控制權。由 GRANT 和 REVOKE 兩個指令組成。

2017年9月26日星期二

Python 函式使用 (四)

Pyton 函數呼叫

函數定義

def function_name (a,b):
...
...
... return xxxxx

全域變數vs 區域變數

全域變數: 變數宣告在任何函數外,即為全域變數
區域變數: 定義在函數內部的變數, 非def 內無法存取此區域變數
Python 函數可以直接存取(直接用或操作)全域變數 (不必傳參數)
小心: 若宣告區域變數與全域變數的名稱相同, 則以區域變數為主, 若函數內要使用外部的全域變數, 必須用global 關鍵字, 表示其參考外部的全域變數,而非重新定義的區域變數

# 全域變數vs 區域變數

x1=[2,4,6]
a=5

def func1():
x1[1]=100 #存取會更改x1

def func2():
x1=[1,2,3] #初值設定,宣告變數x1 (和global x1相同, 故此為Local Variable )
print(x1) #[1, 2, 3]

def func3():
a=10    #屬初值設定而非更改變數,因為是宣告, 則變數a為Local (雖然和global a相同
print(a)


def func4():
global a
a=10 #初值設定為local, 但global明確定義a是global
print(a) #10


def func5():
global x1
x1=[1,2,3] #初值設定:x1是local

func1()
print(x1) #[2, 100, 6]
func2()
print(x1) #[2, 100, 6]
func3()
print(a) #5
func4()
print(a)  10
func5()
print(x1)  [1, 2, 3]

lambda Function
Python提供了一個簡易的function define：lambda，用完即丟，不著痕跡。讓你實作出很簡單的function (只處理一個運算式)

語法:
ambda argument_list: expression
def func(x, y, z):
return x + y + z

func2 = lambda x,y,z : x+y+z

print(func(1,2,3))
print(func2(1,2,3))

map Function

map() is a function which takes two arguments:
r = map(func, seq)

The first argument func is the name of a function and the second a sequence (e.g. a list) seq. map() applies the function func to all the elements of the sequence seq. Before Python3, map() used to return a list, where each element of the result list was the result of the function func applied on the corresponding element of the list or tuple "seq". With Python 3, map() returns an iterator.
my_list = [1, 2, 3]
ans=list(map( lambda i: i * i, my_list ))
print(ans)

[1, 4, 9]

不定個數參數函數用法

#不定個數參數 * (tuple)

def hello(*names):
for n in names
print("Hello, %s."%n)

names_tuple=("Tom","Peter","Bob","Rain")
hello(*names_tuple)
hello("Tom","Peter","Bob","Rain")

#不定個數參數 ** (dict)

def hello(**names):
for n in names:
print("Hello %s, you're %d years old"%(n,names[n]))

names_dict={'John':25, 'Tom':20, 'Bob':33, 'Tony':18}
hello(**names_dict)
hello(John=25, Tom=20, Bob=33, Tony=18)

2017年9月18日星期一

SoC FPGA 嵌入式系統晶片?

Why SoC FPGA?

目前嵌入式系統晶片開發人員必須面對激烈的市場挑戰，被要求更高的單位功耗性能/運算效能、更低的時延以及更短的開發週期來滿足各種的市場需求，因此基於FPGA的SoC已成為最流行且可行的解決方案。簡單來說,就是在FPGA可程式邏輯晶片嵌入了一個「硬核」處理器系統-- SoC (包含了ARM處理器、記憶體控制器、I/O週邊)，在Intel (Altera)把這個SoC稱作是HPS (Hard Processor System) 。

在SoC FPGA 架構下可以彈性的設計，單純使用ARM SoC、僅單獨使用FPGA或兩者一起使用。當兩者一起用時, FPGA可以作為ARM週邊的角色，針對大量且須經複雜運算的資料,如數據資料、影像訊號、聲音訊號等，可利用FPGA 硬體並行運算能力設計演算法追求最佳效能。因此，利用SoC FPGA 架構所設計的嵌入式平台，不僅可以突顯了產品優勢，在價格和性能上都可以達到最優，更重要的是產品能夠及時上市。

HPS是屬於hard core 方式, 也可以選擇使用 soft core 的方式. 就是用Intel 自己的CPU--NiosII, 但用Soft core的方式, 就會消秏到原本FPGA的邏輯匣。

HPS 和 FPGA 有自己的Bus系統, HPS 的ARM 是 AXI Bus , FPGA 是 Avalon Bus, , 故需要設計一個Bridge 讓兩邊系統能夠溝通。